1. Jurnal[Back]
2. Alat dan Bahan[Back]
- IC 74LS112 (JK FlipFlop)
- Dual JK Negative Edge Triggered Flip-Flops With Preset and Clear
- High-level input voltage: 2V
- Low-level input voltage: 0.8V
- High-level output current: -0.4mA
- Low-level output current: 8mA
- Maximum clock frequency: 45MHz
- Propagation delay time: 20ns
- Supply voltage range: 4.75 to 5.25V
- Package: DIP-16
- Switch SPDT
A. Spesifikasi :
* Superior weather resistance
* 5mm Round Standard Directivity
* UV Resistant Eproxy
* Forward Current (IF): 30mA
* Forward Voltage (VF): 1.8V to 2.4V
* Reverse Voltage: 5V
* Operating Temperature: -30℃ to +85℃
* Storage Temperature: -40℃ to +100℃
* Luminous Intensity: 20mcd
B. Konfigurasi Pin :
* Pin 1 : Positive terminal of LED
* Pin 2 : Negative terminal of LED
- Jumper
- Ground
- Gerbang AND (IC 74LS08)
Clock Generator Modul Si5351A
---Spesifikasi---
Xtal : 25MHz
Range Clock /Sinyal : 8kHz - 160MHz
Komunikasi : IIC
Output : 3 independent output (masing-masing dapat men-generate frekuensi yg berbeda)
Output : 3Vpp
Tegangan kerja : 3 - 5V dc
3. Rangkaian Simulasi[Back]
5. Video Rangkaian[Back]
6. Analisa[Back]
1. Analisa output yang dihasilkan tiap-tiap kondisi
Jawab:
- pada kondisi 1, didapat hasil yang ditampilkan dengan LED yaitu saat input diberikan dan masuk secara bertahap dan outputnya keluar/mati secara bertahap/bergantian. Oleh karena itu disebut dengan Shift Register SISO (Serial In Serial Out)
- Pada kondisi 2, saat input masuk secara bergantian dan outputnya keluar secara serempak. Demikian, kondisi ini disebut dengan Shift Register SIPO (Serial In Paralel Out)
- Pada kondisi 3, lampu LED hidup secara serentak menandakan inputnya masuk dan lampu LED mati secara bergantian menandakan output keluar. Hal ini berarti disebut dengan Shift Register PISO (Paralel In Serial Out)
- Pada kondisi 4, lampu LED hidup secara serentak menandakan inputnya masuk dan lampu LED mati secara serampak menandakan outputnya keluar. Berarti disebut dengan Shift Register PIPO (Paralel In Paralel Out)
2. Jika gerbang And pada rangkaian dihapus, sumber clock dihubungkan langsung ke flip flop, bandingkan output yang didapatkan.
Output setelah tidak ada gerbang And dan ada gerbang And adalah sama karena gerbang And ini terhubung dengan masing-masing pin CLK setiap flip flop sehingga tidak mempengaruhi keluaran dari rangkaian. Namun perubahan gerbang And ini akan mempengaruhi proses masuk data pada shift register SIPO karena pada percobaan ini data masuk ketika switch B2 fall time ( ada gerbang And ) sehingga ketika gerang And tidak ada akan terjadi perbedaan pada proses data masuk ke sistem.
7. Link Download[Back]



Tidak ada komentar:
Posting Komentar