Percobaan 1 Kondisi 17
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don't care, B6=0
Rangkaian Simulasi [Kembali]
Video
[Kembali]
Prinsip Kerja [Kembali]
Percobaan 1 Kondisi 17
Pada percobaan ini memakai J-K Flip Flop dan D-Flip Flop. J-K FlipFlop merupakan flip flop yang dibangun berdasarkan pengembangan dari RS flip-flop. Sedangkan pada D-Flipflop ialah salah satu jenis flip-flop yang dibangun dengan enggunakan flip-flop R-S.Bedanya dengan R-S flip-flop terletak pada inputan R, dan D Flip-flop inputan R terlebih dahulu diberi gerbang NOT.
Jadi, pada percobaan ini, JK Flipflop mempunyai kondisi R-S, dan clock aktif low yang artinya inputan hanya akan aktif jika berlogika 0. Jika pin kedua atau salah satu input R-S aktif atau berlogika 0, maka output yang dihasilkan akan mengikuti perintah R atau S yang diaktifkan. Jika input yang aktif ialah Reset, maka outputnya akan mengikuti kondisi Reset 0-1. Sedangkan jika input yang aktif ialah Set, maka outputnya akan mengikuti kondisi Set atau 1-0.
Karena B0 terhubung ke Reset berlogika 1 dan B1 terhubung ke set berlogika 1, berarti Input Reset dan set akan tidak aktif dan mengikuti tabel kebenaran dari Reset yang menghasilkan output Q=1; Q'=0 dimana hasil outputnya mengikuti output sebelumnya atau tidak berubah.
Kaki Set terhubung dengan B1 yang terhubung dengan Power Supply, Kaki D terhubung ke B5 yang inputnya terserah (antara 0 dan 1), kaki CLK terhubung dgn B6, dan kaki Reset terhubung ke kaki input B0 yang berlogika 1. Hal ini berarti inputan pada D FlipFlop tidak bergantung pada apapun karna berapapun nilai D maka outputnya Q=0; Q'=1
Tidak ada komentar:
Posting Komentar